### Translation

## JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : Jamery 17, 1987

Int. Class. 1 E 01 L 21/56

Seq. No. for Official Use: 1-6235-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DYENTOR : Trunco KAMATA, NEC Tempgata, Ltd.

4-12-12 Ritamachi, Tamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Tamagata-Shi

AGERT : Hitoshi UCHTEAPA, Patent Agent

PERSON OF INVENTIONS: 1

RECOEST FOR EXAMINATION : Home

### 1. Mile of invention

MANUFACTURE OF SECECONDUCTOR DEVICE

#### عنعتى . 2

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

### 3. Specification

[Pield of commercial unility]

This invention relates to a method of nemufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

### [Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the vires, and encapsulating with resin-

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

### [Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a remin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

### [Exemple]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or scaled with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is out and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damping the linkage with the packaged tontacts on the rear side.

### [Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


### 4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



**①特许出现公**院

### @公開特許公報(A)

昭62 - 9639

@Int\_Cl\_4

說別記号

厅内整理番号

**企公開** 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

零査請求 未請求 発明の数 1・(全2頁)

❷発明の名称 半導体装置の製造方法

⊕特 取 〒60-148864

母出 夏 昭60(1985)7月5日

の発明者

常郎

山形市北町4丁目12至12号 山形日本電気法式会社内

の出 即 人

山形日本電気株式会社

山形市北町 4 丁目12香12号

00代理人 弁理士内原 音

45 B T

1. 発明の名称 半球体被使の表達方法

#### 2 特許既求の貸回

パメーンエングでれた配置を有するプリント配 製画紙化牛導体テップを搭取し、放牛導体テップ の電磁と質配配線との複数を行い、側面倒止後で れを切断分離することを発散とする半導体装盤の 料色方法。

#### 3. 另明の評議な収明

(食気上の利用分計)

本発明は、半減体装置の卸達方法に降し、特化 小型トランジスタ。ダイオード、小型ICのテァ プ部品を信息表定くかつ安保に提供するものであ る。

(収集の技術)

女士、との我の半選件ナップ収品は、パンナン

グされたリードフレームに半退せペレットを搭数・ 総盤を行ったのち、リード形状の加工を行いテッ プ形状にするものや、セラ(ック取品に半過化ペ レットを搭載・銃艇し側面割止するものがある。 (発明が解決しようとする問題点)

在来の製法に高づくものは、配本の例では製止 扱にリード加工を行うために制度性等の面で劣化 が見られる外、形状寸法のパラフキが大きいとい う欠点があり、実装工法でのトラブルの景型となっている。

又、社会の代では、材料が本価である事の外に 材料高級の寸法パランキ。例止寸にパランキが大 をいという欠点があり、十はり実装工名でのトラ ブルの長因となっている。

(問題点を無失するための手取)

本見明は、あらかじやま子供が代合致したパターシェンタを施したプリント配置が低化中級化ペレットを搭載し、必要な内容認識を行い、その依 ま子語を保証で創止し、しかる独倒止例プリント 配置が低を切断分離し、個々の中級はま子代分離 するものである。との時、女子の軍気事件の原発 ヤマーモンタ本の工芸に切断・分前の戸扱いずれ でもよく、女子は途やプロセスの東亜化ドより乗 も中りやすい工程で行えばよい。

#### (天耳科)

次化、本発明について図面を参照して収削する。 家1回は完成した昼食の傾面及び断面を扱わしている。第2回以は本仮食の似立に用いるブリント配影番組の傾断面図、阿図(内はとのブリント配 要系組の平面部分図である。以後医面に変い終立 工程を収明する。

プリント配置当板1 ド午頃はペレット3 モソルダー2 で取りつけ固定し、ポンディングワイヤー4 で超速する。との様子を展3 関化示す。次ド、ステ面を樹底 5 で剣止する。剣止は全面でも部分的ド行ってもよい。女 4 尽にとれを示す。是社にステを切断分離し完成品となる。との様子を気5 間に示す。切所はスルーホールの中央事を正確に行う事により、裏面の突張用コンダクトとの逆節を扱うことなく分離出来る。

ま5 匹は部類到止後の多項を切断分離し、無≥の要配として完成した様子を示している新面面である。

1 …… ブリント配加芸式、2 ……マウントソルダー、3 ……半導体ペレット、4 ……ポンティングワイヤー、5 ……対止出版。

代章人 弁理士 内 底

#### (お明の気を)

以上即戦したほど、本質戦によれば次工た思い なく高気のよい、小血リードレステップニーリア ま子が持られる。気形は従来のリードが工だよる ナップキャリアに比較し30~50を小型化する事ができ、今後の小型化芝向にも十分的配できる。 ま子は小型のダイメードキトランジスメから、大 形のして1ま子まで広く資用比較、その効果は何 り知れない。


#### 4. 四面の低年な設明

第1回は本発明の一実現外による牛崎体保証の 部分断面を示した側面図である。

第2回以シミび第2回向はそれぞれプリント記 要素質の防衛シミび平面部である。

(水) はプリント配置者 新化牛ははペレットを 搭載し外部株子と結構した株子を表わしている報 面面である。

第4回は牛導体象子面を促進用の脂で対止した 様子を扱わす新面的である。



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.